TY - JOUR T1 - VLSI IMPLEMENTATION ISSUES FOR THE 2-D FERMAT NUMBER TRANSFORM JO - SIGNAL PROCESS PY - 1991/06/01 AU - BENAISSA M AU - DLAY SS AU - HOLT AGJ ED - VL - 23 IS - 3 SP - 257 EP - 272 Y2 - 2024/12/22 ER -